Логическое проектирование и верификация систем на SystemVerilog ДМК Пресс 978-5-97060-619-3, Дональд Томас

Цена: 3155 2209 руб.

Цены на книгу в магазинах:
	My-shop.ru	- 1915 руб. 0%
	Лабиринт	- 2209 руб. 0%
	book24 RU	- 3039 руб. 0%
	Буквоед	- 3039 руб. 0%
	Читай-город	- 3039 руб. 0%

Категория: Программирование

Книга посвящена SystemVerilog - языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений, утверждения, обеспечивающие проверку поведения сложных систем, а также средства измерения функционального покрытия в процессе верификации. Описание языка дается вместе с материалом по логическому проектированию, так что книга может использоваться в качестве учебного пособия для курсов цифровой схемотехники и архитектуры компьютеров. Издание будет полезно студентам, проходящим вводный курс цифровой схемотехники, а также разработчикам, которые знакомы с Verilog или VHDL, но желают освежить свои навыки или нуждаются в кратком справочнике по SystemVerilog. Предполагается, что у читателя есть базовая подготовка в области схемотехники и программирования.