Логическое проектирование и верификация систем на SystemVerilog ДМК Пресс 978-5-9706-0619-3, Томас Д

Цена: 3039 руб.RUB
Цены на книгу в магазинах:
My-shop.ru - 1915 руб.
0%
Лабиринт - 2209 руб.
0%
book24 RU - 3039 руб.
0%
Читай-город - 3039 руб.
0%
Буквоед - 3039 руб.
0%
Категория: Научно-популярная литература, Информационные технологии, Программирование

Книга посвящена SystemVerilog - языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений, утверждения, обеспечивающие проверку поведения сложных систем, а также средства измерения функционального покрытия в процессе верификации. .Описание языка дается вместе с материалом по логическому проектированию, так что книга может использоваться в качестве учебного пособия для курсов цифровой схемотехники и архитектуры компьютеров. .Издание будет полезно студентам, проходящим вводный курс цифровой схемотехники, а также разработчикам, которые знакомы с Verilog или VHDL, но желают освежить свои навыки или нуждаются в кратком справочнике по SystemVerilog. .Предполагается, что у читателя есть базовая подготовка в области схемотехники и программирования. . .

Издательство: ДМК Пресс
ISBN: 978-5-9706-0619-3
Объем: 384
Автор: Томас Д.
Год: 2019
Код номенклатуры: ORS590222579496954
Электронная: Нет
noСкидка: no

подробнее...
Комментарии, отзывы о "Логическое проектирование и верификация систем на SystemVerilog":
Посетители интересовались:
Закрыть
Ваша скидка:

%

изменение цены на товар Логическое проектирование и верификация систем на SystemVerilog
Закрыть